1.引(yin)言

在許(xǔ)多現代(dài)化的工(gōng)業生産(chan)如冶金(jin)、電力等(deng)，實現對(duì)溫度的(de)精度控(kòng)制至關(guan)重要的(de)，不僅直(zhi)接影響(xiǎng)着産品(pǐn)的質量(liàng)，而且還(hái)關系到(dào)生産安(an)全、能源(yuan)節約等(děng)一系列(liè)重㊙️大經(jing)濟指标(biao)。

PID控制由(yóu)于其魯(lu)棒性好(hǎo)，可靠性(xìng)高，在常(chang)規的溫(wen)度控制(zhì)中應用(yòng)非常廣(guang)泛。目前(qián)工程的(de)實際應(yīng)用中，大(dà)多數模(mo)糊PID控制(zhi)器🔞都利(li)用單片(pian)機軟件(jiàn)編程來(lai)實現，然(ran)而單片(pian)機的指(zhi)令是按(an)順序執(zhi)行的，實(shi)時性不(bu)強，加上(shang)軟件實(shí)現容易(yì)受外界(jie)的幹擾(rao)，抗幹擾(rao)性能力(li)差，對于(yú)實時性(xìng)要求很(hěn)高和外(wai)界幹擾(rao)比較嚴(yán)重的系(xi)統不太(tai)适宜。本(běn)文選取(qu)FPGA(現場可(ke)編程門(men)陣列)作(zuo)爲系統(tong)的主控(kong)🐅制芯片(pian)😘，FPGA所有的(de)信号都(dōu)是時鍾(zhong)驅動的(de)，對于程(cheng)序的執(zhi)行具有(you)并行運(yun)算的能(néng)力🐆，顯著(zhe)的提高(gāo)了系統(tǒng)控制的(de)實時性(xìng)，在FPGA内部(bù)硬件實(shí)現還可(kě)🤞以防止(zhi)像單片(piàn)機程序(xù)一樣，在(zai)惡劣的(de)環境條(tiáo)件下發(fā)生🐆程序(xu)跑飛的(de)問題。尤(yóu)其是現(xiàn)在FPGA器件(jian)有越來(lai)越多的(de)‼️參考設(she)計方案(an)以及IP(知(zhī)識⭐産權(quan))核心庫(kù)方面的(de)支持。利(li)用FPGA設計(jì)的PID控制(zhì)器一方(fang)面可以(yǐ)将實現(xiàn)PID算法的(de)模塊單(dān)獨作爲(wei)控👄制模(mó)塊來使(shǐ)用，直接(jiē)🏃🏻‍♂️去實現(xiàn)對控制(zhi)對象的(de)調節，另(lìng)一方面(miàn)，基于FPGA的(de)PID控制算(suan)📧法也可(ke)以将其(qí)作爲系(xi)統内的(de)IP核，以便(biàn)在多路(lù)或複雜(zá)🆚的系統(tǒng)上直接(jiē)調用，加(jia)快研發(fā)設計速(su)度。

2.PID算法(fǎ)分析

2.1 離(lí)散PID算法(fǎ)

PID控制系(xì)統是一(yi)個簡單(dān)的閉環(huán)系統，如(ru)圖1所示(shi)，PID系統框(kuang)圖中，整(zheng)個系統(tǒng)主要包(bao)括比較(jiao)器、PID控制(zhi)器和控(kòng)制🌈對象(xiang)，其中PID包(bao)括三個(gè)環節💞，即(ji)比例、積(ji)分和微(wei)分。

圖1 PID系統(tong)框圖

圖(tu)1中的r(t)作(zuò)爲系統(tong)的給定(dìng)值，y(t)作爲(wei)系統的(de)輸出值(zhí)，e(t)是給定(ding)值💛與輸(shū)出值的(de)偏差，所(suo)以系統(tǒng)的偏差(cha)可以求(qiú)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wei)控制系(xì)統中的(de)中間便(biàn)量，既是(shi)偏差e(t)通(tōng)過PID控制(zhi)算法處(chù)理後的(de)輸出量(liàng)，又是被(bèi)控對象(xiang)的輸入(rù)量，因此(ci)模拟PID控(kong)制器👉的(de)控制規(gui)律爲：

其(qi)中，K_P 爲模(mo)拟控制(zhi)器的比(bi)例增益(yi)，T_I 爲模拟(ni)控制器(qi)的積分(fen)時間常(cháng)數，T_D 爲模(mó)拟控制(zhi)器的微(wēi)分時間(jian)常數。